학술논문
Physically Unclonable Functions for IoT Security / 사물 인터넷 보안을 위한 물리적 복제 방지 함수 설계
Document Type
Dissertation/ Thesis
Author
Source
Subject
Language
English
Abstract
Due to the drastically increased number of network-connected devices in the IoT era, securing private data and preventing leakage of information are critical concerns. Physically Unclonable Functions (PUFs) have drawn attention as one of the secure authentication primitives since they can provide unique, random, and unclonable hardware fingerprints. Furthermore, for IoT security, cost-efficiency is increased by reducing the unit cell area and recycling unstable cells. A leakage-based PUF is presented that generates a bit key with only 354F2 silicon area by exploiting the exponential dependence of sub-threshold leakage current on a transistor’s threshold voltage variations. Moreover, to improve stability without discarding Challenge-Response Pairs (CRPs), a novel lossless stabilization scheme called ‘remapping’ is proposed. The leakage-based PUF exhibited a 3.87% native unstable bit ratio (UBR) and 0.426% native bit error rate (BER). By applying the remapping technique with 11-bit temporal majority voting (TMV), the BER and UBR were significantly improved to 47 ppm and 538 ppm, respectively, achieving stability as high as that of a conventional trimming approach without any CRP losses. However, more than 100F2 area per bit overhead is not small enough to provide ultra-low cost IoT security. Therefore, to further improve the cost-efficiency, a differential NAND-structured PUF (NAND PUF) that breaks the sub-100F2 barrier with 20F2 area per bit is proposed for extremely low-cost IoT security. With an area-efficient NAND flash-like array structure, a bit key is generated from a pair of minimum-sized NMOS transistors through precisely compared threshold voltage (VTH) mismatch. By utilizing the near-threshold current of the examined transistors, high sensitivity to VTH variation is desired to improve stability, and faster operation than that of a leakage current-based PUF was achieved. An offset-compensated comparison scheme is provided to accurately determine the key value without bias. The NAND PUF achieved 0.06% BER and 0.53% UBR with TMV11 while reducing the area by an order of magnitude compared with state-of-the-art CMOS-based PUFs. But, due to the absence of a stabilization technique, the NAND PUF is limited in its ability to provide a sufficiently stable PUF. Therefore, a current-integrated differential NAND PUF (CI NAND PUF) with lossless stabilization is proposed for cost-efficient IoT security. The area-efficient NAND array structure with 20F2 area per bit and lossless stabilization through remapping is highly reliable and cost-efficient. By utilizing the drain current (IDS) with near-threshold bias, which is exponentially dependent on VTH, a pair of minimum-sized PMOS from the NAND array generated a stable response with a wide IDS mismatch. With the IDS integration scheme, the stability of a response is quantized and lossless stabilization is enabled through remapping. The CI NAND PUF achieved a BER of 0.12% and an UBR of 0.97% with remapping and TMV11. Also, supply voltage and temperature (V/T) variation immunities of 0.145%/0.1V and 0.120%/10°C, respectively, were obtained, which represent 2.9×/2.5× improvements from an earlier NAND PUF.
사물 인터넷 시대의 도래로 네트워크에 연결된 기기의 수가 급격하게 증가하면서, 개인 정보 보호는 굉장히 중요한 문제로 대두되고 있다. 이에, 유일성, 난수성을 가진 복제 불가능한 하드웨어 지문인 물리적 복제 방지 함수는, 사물 인터넷 기기가 정당한지 구별해내는 보안 인증 수단으로 각광받고 있다. 더욱이, 굉장히 다양한 사물이 네트워크에 연결되고 있기에, 사물 인터넷 보안을 위해서는 경제성이 담보되어야 한다. 경제성 담보를 위해서는 단위 셀 면적을 줄이거나, 기존에는 버려져 왔던 불안정한 셀을 재활용 함으로써 달성할 수 있다.누설 전류 기반 물리적 복제 방지 함수는 354F2의 작은 면적 내에서, 누설 전류가 트랜지스터의 문턱 전압에 기하급수적으로 비례하는 특성을 이용하여 한 비트의 키를 생성해 낸다. 게다가, 버려지는 챌린지-리스폰스 쌍 (Challenge-Response Pairs, CRPs)이 없이 안정성을 향상시키는 기존에 없던 “재조합” 기법을 통해 무손실 안정화가 가능케 하였다. 제안한 누설 전류 기반 물리적 복제 방지 함수는 안정화 기법 미 적용 시 3.87%의 불안정한 비트율과 0.426%의 비트 에러율을 나타내었으며, 재조합 기법과 11 비트의 일시적 다수결 투표 (Temporal Majority Voting, TMV)를 동시에 적용한 결과 불안정한 비트율과 비트 에러율은 상당히 개선되어 셀의 손실 없이 각각 538ppm과 47ppm을 나타내었다.그러나, 100F2 보다 큰 비트 당 면적은 사물 인터넷 보안을 위한 높은 경제성을 제공하기에는 충분하지 않았고, 이에 100F2의 벽을 깬 20F2 의 비트 당 면적을 가지는 차동 낸드-구조 물리적 복제 방지 함수를 제안하였다. 낸드 플래시 배열과 비슷한 구조를 통해 하나의 비트는 한 쌍의 최소 면적 N형 트랜지스터의 문턱전압을 비교하면서 생성하였다. 약한 차단 영역 (moderate-inversion) 에서의 트랜지스터의 전류가 문턱전압의 변화에 굉장히 민감하게 동작하므로 강한 차단 영역 (weak-inversion) 에서의 동작보다 빠르면서 안정적이다. 추가적인 오프셋 제거 기법으로 키를 읽을 때 원하지 않는 왜곡을 최소화 하였다. 차동 낸드-구조 물리적 복제 방지 함수는 기존 CMOS 기반 물리적 복제 방지 함수에 비해 10배 이상의 면적 감소를 함에도 불구하고 11 비트 TMV를 통해 0.06%의 비트 에러율과 0.53%의 불안정한 비트율을 제공하였다.그러나, 차동 낸드-구조 물리적 복제 방지 함수는, 안정화 기법 부재로 충분히 안정적으로 리스폰스를 제공할 수 없었다. 이에, 안정적인 초 저비용 사물 인터넷 보안을 위해 차동 낸드-구조 물리적 복제 방지함수를 개선하여, 전류 집적형 차동 낸드-구조 물리적 복제 방지 함수를 제안하였다. 추가적으로, 안정성과 함께 경제성을 향상시키기 위해 무손실 안정화 기법인 재조합 기법을 적용하였다. 전류 집적형 차동 낸드-구조 물리적 복제 방지 함수는 20F2의 비트 당 면적을 유지하면서도 재조합 기법을 통해서 비용 효율성과 안정성을 동시에 달성하였다. 또한, 기존의 차동 낸드-구조 물리적 복제 방지함수와 동일하게, 약한 차단 영역에서의 동작을 통해 빠른 동작과 안정성을 유지하였으며, 전류 집적을 통해 재조합 기법의 적용이 가능하도록 하여 리스폰스의 안정성을 양자화 하였다. 전류 집적형 차동 낸드-구조 물리적 복제 방지 함수는 재조합 기법과 11 비트 TMV를 통해 0.12%의 비트 에러율과 0.97%의 불안정한 비트율을 달성하였다. 또한, 0.145%/0.1V, 0.120%/10°C의 공급 전원과 온도 변화에 따른 내성을 달성하였다. 이를 통해 기존의 차동 낸드-구조 물리적 복제 방지함수에 비해 각각 2.9배, 2.5배 향상되었으며, 20F2의 작은 비트 당 면적을 유지하면서도 기존 차동-낸드 구조 대비 안정적인 성능을 달성함을 확인하였다.
사물 인터넷 시대의 도래로 네트워크에 연결된 기기의 수가 급격하게 증가하면서, 개인 정보 보호는 굉장히 중요한 문제로 대두되고 있다. 이에, 유일성, 난수성을 가진 복제 불가능한 하드웨어 지문인 물리적 복제 방지 함수는, 사물 인터넷 기기가 정당한지 구별해내는 보안 인증 수단으로 각광받고 있다. 더욱이, 굉장히 다양한 사물이 네트워크에 연결되고 있기에, 사물 인터넷 보안을 위해서는 경제성이 담보되어야 한다. 경제성 담보를 위해서는 단위 셀 면적을 줄이거나, 기존에는 버려져 왔던 불안정한 셀을 재활용 함으로써 달성할 수 있다.누설 전류 기반 물리적 복제 방지 함수는 354F2의 작은 면적 내에서, 누설 전류가 트랜지스터의 문턱 전압에 기하급수적으로 비례하는 특성을 이용하여 한 비트의 키를 생성해 낸다. 게다가, 버려지는 챌린지-리스폰스 쌍 (Challenge-Response Pairs, CRPs)이 없이 안정성을 향상시키는 기존에 없던 “재조합” 기법을 통해 무손실 안정화가 가능케 하였다. 제안한 누설 전류 기반 물리적 복제 방지 함수는 안정화 기법 미 적용 시 3.87%의 불안정한 비트율과 0.426%의 비트 에러율을 나타내었으며, 재조합 기법과 11 비트의 일시적 다수결 투표 (Temporal Majority Voting, TMV)를 동시에 적용한 결과 불안정한 비트율과 비트 에러율은 상당히 개선되어 셀의 손실 없이 각각 538ppm과 47ppm을 나타내었다.그러나, 100F2 보다 큰 비트 당 면적은 사물 인터넷 보안을 위한 높은 경제성을 제공하기에는 충분하지 않았고, 이에 100F2의 벽을 깬 20F2 의 비트 당 면적을 가지는 차동 낸드-구조 물리적 복제 방지 함수를 제안하였다. 낸드 플래시 배열과 비슷한 구조를 통해 하나의 비트는 한 쌍의 최소 면적 N형 트랜지스터의 문턱전압을 비교하면서 생성하였다. 약한 차단 영역 (moderate-inversion) 에서의 트랜지스터의 전류가 문턱전압의 변화에 굉장히 민감하게 동작하므로 강한 차단 영역 (weak-inversion) 에서의 동작보다 빠르면서 안정적이다. 추가적인 오프셋 제거 기법으로 키를 읽을 때 원하지 않는 왜곡을 최소화 하였다. 차동 낸드-구조 물리적 복제 방지 함수는 기존 CMOS 기반 물리적 복제 방지 함수에 비해 10배 이상의 면적 감소를 함에도 불구하고 11 비트 TMV를 통해 0.06%의 비트 에러율과 0.53%의 불안정한 비트율을 제공하였다.그러나, 차동 낸드-구조 물리적 복제 방지 함수는, 안정화 기법 부재로 충분히 안정적으로 리스폰스를 제공할 수 없었다. 이에, 안정적인 초 저비용 사물 인터넷 보안을 위해 차동 낸드-구조 물리적 복제 방지함수를 개선하여, 전류 집적형 차동 낸드-구조 물리적 복제 방지 함수를 제안하였다. 추가적으로, 안정성과 함께 경제성을 향상시키기 위해 무손실 안정화 기법인 재조합 기법을 적용하였다. 전류 집적형 차동 낸드-구조 물리적 복제 방지 함수는 20F2의 비트 당 면적을 유지하면서도 재조합 기법을 통해서 비용 효율성과 안정성을 동시에 달성하였다. 또한, 기존의 차동 낸드-구조 물리적 복제 방지함수와 동일하게, 약한 차단 영역에서의 동작을 통해 빠른 동작과 안정성을 유지하였으며, 전류 집적을 통해 재조합 기법의 적용이 가능하도록 하여 리스폰스의 안정성을 양자화 하였다. 전류 집적형 차동 낸드-구조 물리적 복제 방지 함수는 재조합 기법과 11 비트 TMV를 통해 0.12%의 비트 에러율과 0.97%의 불안정한 비트율을 달성하였다. 또한, 0.145%/0.1V, 0.120%/10°C의 공급 전원과 온도 변화에 따른 내성을 달성하였다. 이를 통해 기존의 차동 낸드-구조 물리적 복제 방지함수에 비해 각각 2.9배, 2.5배 향상되었으며, 20F2의 작은 비트 당 면적을 유지하면서도 기존 차동-낸드 구조 대비 안정적인 성능을 달성함을 확인하였다.