부산대학교 도서관

This paper aims to design and verify the performance of a fast chirp phase-locked loop that can be used for FMCW radar. By using the two-point modulation technique, high-speed frequency modulation was possible without the bandwidth limitation of the phase-locked loop, and the nonlinearity of the voltage-controlled oscillator was compensated for by adding a digital block with a self-calibration function. Since the target frequency is set to 16 GHz, both 94 GHz and 140 GHz bands can be used when 16 GHz multiplied by 6 or 9. The chip is designed using Samsung 28 nm bulk CMOS process, and the size is 980 × 680 (𝜇𝑚2). The idea of the two-point modulation is verified through simulation, and during single modulation measurement, it was confirmed that the frequency modulation was performed from 15.3 GHz to 16.32 GHz with a chirp period of 6.4 us and an idle time of 2.5 us. The total power consumption of the chip is 27.3 mW at 1V VDD.
본 논문은 FMCW 레이더에 활용할 수 있는 고속 첩 위상고정루프 설계 및 성능검증을 목표로 한다. 이중 변조 기법을 활용하여 위상고정루프의 대역폭 제한 없이 주파수 고속 변조를 가능하게 하였고, 자가 보정 기능을 하는 디지털 블록을 추가하여 전압 제어 발진기의 비선형성을 보상하도록 하였다. 타겟 주파수는 16 GHz 로 설정하여 6체배 혹은 9체배 하였을 때, 94 GHz 와 140 GHz 대역을 모두 사용 가능하도록 설계하였다. 위상고정루프의 피드백 안에서 주파수 변조 신호는 저주파 통과 특성으로 주입되기 때문에 본 논문은 디지털-아날로그 변환기를 사용하여 고주파 통과 특성으로 주입되는 변조신호를 생성하였다. 디지털-아날로그 변환기는 주파수 변조 코드를 입력으로 받고 그에 해당하는 전압을 출력하여 전압 제어 발진기를 변조시킨다. 여러 첩이 지나면서 디지털 자가보정 블록은 전압 제어 발진기의 비선형성을 보상하기 위해 디지털-아날로그 변환기의 출력 전압을 스스로 보정한다. Samsung 28 nm bulk CMOS 공정을 사용하여 설계하였으며, 칩의 크기는 980 (μm) × 680 (μm)이다. 시뮬레이션을 통해 이중 변조에 대한 아이디어를 검증하였고, 단일 변조를 통해 측정했을 때 15.3 GHz에서 16.32 GHz까지 첩 주기 6.4 us, 아이들 시간 2.5 us으로 주파수 변조가 되는 것을 확인하였다. 설계된 칩의 총 전력소모는 27.3 mW이다.