부산대학교 도서관

본 논문에서는 2.25-비트 양자화기를 가지는 2차 구조의 델타-시그마 analog-to-digital converter (ADC)를 제안한다. 제안된 ADC는 멀티비트 digital-to-analog converter (DAC)에 의해 발생하는 비선형 오차를 해결하기 위해 dynamic element matching (DEM)을 사용하며, 적분형 DAC 기법을 적용시켜 DEM의 복잡도를 감소시켰다. 가산 기능을 포함하는 비동기식successive approximation register (SAR) ADC를 사용하여 가산 증폭기를 제거함으로써 전력 소모 및 면적을 감소 시켰다. 시제품 ADC는 45nm CMOS 공정으로 제작 되었다. 신호 대역폭 24 kHz에서 85.4 dB의 dynamic range (DR)와 79.9 dB의 signal-to-noise and distortion ratio (SNDR) 성능을 나타내며, 1.1 V 전원 전압에서 632.5 ㎼의 전력을 소모한다.