부산대학교 도서관

In this paper, It is presented a theoretical analysis method and suggested ways to improve the design of the current mode Class D power amplifier. Also analyzed that in view of Output Power and efficiency of the design of the current mode Class D power amplifier. In the design of the current mode Class D power amplifier, It is simulated, by absorption, the parasitic capacitance of the transistor in the resonant circuit; analyzed the effect of output balun; and suggested new methods of improvement. the current mode Class D power amplifier theoretically has 100% efficiency in the switching mode power amplifiers, but the parasitic capacitance of the transistor, losses at high frequency and the design processing have decreased the efficiency of the power amplifier. In this paper, It is designed a transistor by Push-pull using 120W of LDMOS FET at 1860 MHz and re-tuned the resonant circuit in order to gain the maximum output power and efficiency, which is absorbing the parasitic capacitance of the transistor. Like the result of the simulation, the effect of output balun did not remove the even harmonics at the manufactured Class mode Class D power amplifier. The resulting measurement was 77% of power added efficiency at 1860MHz and 14.5dB of gain at 200Watts of maximum output power.
본 논문에서는 전류 모드 D급 전력 증폭기의 이론적인 방법과 설계 개선 방안에 대해 제안하였으며, 출력 전력과 효율측면에서 전류 모드 D급 전력 증폭기를 설계하고 분석하였다. 전류모드 D급 전력 증폭기 설계에 있어서 구동 전력 소자의 기생 커패시턴스를 공진 회로에서 흡수하여 모의 실험하였고, 출력단 Balun에 의한 영향을 분석하고 개선 방안을 제안하였다. 전류 모드 D급 전력 증폭기는 이상적으로 100%의 효율을 갖는 스위치 모드 전력 증폭기이나, 전력 구동 소자의 기생 리액턴스 성분에 의한 높은 주파수 대역에서의 손실과 제작 과정에서의 손실 등으로 인해 효율이 감소되었다. 본 논문에서는 전력 구동소자를 1800MHz 대역의 120W LDMOS FET 사용하여 푸쉬풀 설계하였으며 공진 회로는 전력 구동 소자의 기생 커패시턴스를 흡수 할 수 있도록 하여 최대의 효율과 출력 전력이 나오도록 재조정하였다. 모의 실험 결과와 같이 Balun에 의한 영향으로 짝수차 고조파 성분이 제거되지는 못하였으며, 전류 모드 D급 전력 증폭기의 개선의 가능성을 제시하였다. 제작된 전류 모드 D급 전력 증폭기의 측정 결과는 1860MHz에서 전력 부가 효율 78%, 최대 출력 전력 200W에서 14.5dB의 이득을 나타내었다.