부산대학교 도서관

최근 스마트폰, 웨어러블 기기, VR 등과 같은 모바일 기기의 수요가 증가함에 따라 이러한 기기에서 사용되는 음성 센서에 대한 수요도 증가하고 있다. 그러나 이러한 기기들은 배터리로 인해 운용되기 때문에 배터리 용량 제한에 따른 저전력에 대한 요구 조건이 더욱 강화되고 있다. 음성 신호 대역에서 사용되는 데이터 변환기는 비교적 좁은 신호 대역을 가지는 오디오 신호 처리에 적합하고, 상대적으로 높은 해상도를 달성할 수 있는 델타-시그마 모듈레이터(delta-sigma modulator)가 가장 적합하다. 이러한 델타-시그마 모듈레이터는 고해상도를 얻기 위해서 높은 SQNR(signal to quantization noise ratio)을 요구하는데, 이를 위해서는 높은 비트 수의 양자화기가 필요하다. 하지만 높은 비트 수의 양자화기는 많은 수의 비교기를 필요로 하게 되고, 그 수만큼의 피드백 DAC를 필요로 한다. 이로 인해 소모 전력은 증가하고, 넓은 면적을 차지하게 되는 단점이 발생한다.본 논문에서는 음성 신호 대역에서 사용하는 3차 CIFF(cascade of integrator with feedforward form)구조를 가진 연속시간 델타-시그마 모듈레이터의 설계를 제안하였으며, 저잡음, 저전력을 달성하기 위해 6-비트의 양자화기를 SAR(Successive approximation register) ADC로 구현하였다. 그 후위에 디지털 델타-시그마 트런캐이터(delta-sigma truncator)를 배치함으로써 피드백 DAC를 수를 줄여주어 소모 전력과 면적을 줄였다. 본 모듈레이터는 0.18-μm CMOS 공정을 이용하여 구현되었으며, 스파이스 시뮬레이션 결과 20-kHz의 신호 대역에서 1.6-MHz의 샘플링 주파수를 가질 때 92.1-dB의 SNR(signal to noise ratio)을 얻었다. 또한, 1.5-V 전원 전압에서 88.4μW의 전력 소모를 가지며, 전체 모듈레이터의 면적은 0.8mm×0.8mm 이다.
Recently, as the demand for mobile devices such as smart phones, wearable devices, and VRs has increased, demand for voice sensors used in these devices is also increasing. However, because these devices are operated by batteries, the requirements for low power due to battery capacity limitations are being reinforced. A delta-sigma modulator is the most suitable data converter used in the voice signal band. Because delta-sigma modulator is suitable for processing an audio signal having a relatively narrow signal band and achieves a relatively high resolution. Such a delta-sigma modulator requires a high SQNR(signal to quantization noise ratio) in order to obtain high resolution, which requires a multi-bit quantizer. However, as the resolution of the quantizer is increased, the power consumption and the area of the quantizer become very large. Furthermore, a high resolution quantizer make it necessary to use a high resolution DAC(digital to analog converter).In this paper, we propose a continuous-time delta-sigma modulator with a third-order CIFF (cascade of integrator with feedforward form) structure used in the voice signal band. In order to achieve low noise and low power, a 6-bit quantizer is implemented with an Asynchronous SAR(successive approximation register) ADC(analog to digital converter). By placing a digital delta-sigma truncator behind the quantizer, we reduce the number of feedback DACs to reduce power consumption and area.The modulator was implemented using a 0.18μm CMOS process. Spice simulation results show a SNR(signal-to-noise ratio) of 92.1-dB at a sampling frequency of 1.6-MHz in a signal band of 20-kHz. It also has a power consumption of 88.4-μW at 1.5-V supply voltage, and the core area of the modulator is 0.8-mm × 0.8-mm.