부산대학교 도서관

Owing to the progressive scaling down strategy on the electronic devices, the technology node for the semiconductor devices requires finer and more complicated fabrication processes.In accordance with the scaling down strategy on the device, three-dimensional (3D) channel field-effect transistors (FETs) have emerged to accomplish greater density in the integration of electronic devices within restricted wafer area. So called, FinFETs and gate-all-around FETs (GAAFETs) have been developed and widely researched as promising candidates for realization of device fabrication beyond 7-nm node technology.These 3D channel FETs could sufficiently secure the effective channel width (Weff) by achieving raised fin-shaped channel or fully covered channel structure when compared with conventional planar metal-oxide-semiconductor FETs (MOSFETs). Owing to the enhanced gate controllability in 3D channel FETs, FinFETs and GAAFETs show improved properties of short channel effect (SCE) and driving drain current. On the other hand, by the structural properties of 3D channel FETs, that is partially or fully covered channel structure by gate dielectric and gate metal, FinFETs and GAAFETs have vulnerable characteristics on self-heating effect. The heat generated inside the channel during the operation is hard to be dissipated through the fully covered gate oxide since thin oxide layer has extremely small thermal conductivity characteristics. Thus, for the consideration of probable reliability issues driven by self-heating effect, careful management of heat inside the FinFETs and GAAFETs must be conducted. In this dissertation, the analysis of self-heating effect on FinFETs and GAAFETs is implemented through technology computer-aided design (TCAD) simulation tool. Electrostatic simulation is conducted to estimate DC characteristics of self-heating effect for both FinFETs and GAAFETs. In addition, time-transient simulation has been carried out to observe the AC characteristics of self-heating effect. After completing the TCAD simulation of self-heating effect on devices, thermal parameters are extracted to build device parameter-aware prediction model for thermal characteristics. By feeding and training the TCAD results to the neural network system, supervised regression model for the prediction of thermal characteristics is built. Afterward, optimization process is taken to minimize the self-heating effect on the device, by applying genetic algorithm to the trained thermal network.
최근 전자 소자에 대한 급진적인 축소 전략으로 인해, 반도체 소자의 구현을 위한 더욱 정교하고 복잡한 기술이 요구됨에 따라, 여러 물리적인 문제들이 발생하게 되었다. 제한된 기판 영역 내에서의 소자의 축소 전략에 따라, 트랜지스터의 밀도를 효율적으로 높이기 위하여 3차원 구조의 채널을 갖는 전계 효과 트랜지스터 (3-D channel FETs)가 나타나게 되었다. 예를 들어 핀형 채널 전계 효과 트랜지스터 (FinFETs)과 Gate-all-around 트랜지스터 (GAAFETs)가 대표적인데, 이들은 7-nm 노드 이상의 공정에서 사용되어질 수 있는 가장 유망한 소자로 여겨지고 있는 만큼 현재까지 활발하게 연구되고 있다.이러한 3-D channel FETs의 경우, 다중 게이트에 의해 둘러 쌓인 구조의 채널층을 갖기 때문에 소자의 유효 폭을 효과적으로 확보할 수 있다. 이러한 구조에 의해 소자의 게이트에 의한 제어도가 강화되어 FinFET과 GAAFET에서 개선된 단 채널 효과 (Short channel effect, SCE) 특성을 보여준다. 반면, 채널의 구조가 게이트의 유전물질과 게이트의 금속영역으로 둘러 쌓여 있기 때문에 이러한 구조의 소자에서는 자가 발열 효과 (Self-heating effect, SHE)에 취약한 특성을 보인다. 더욱이 얇은 두께로 증착 된 게이트의 산화막은 일반적으로 상당히 작은 열 전도성을 가지기 때문에, 채널 내에서 발생한 열이 채널의 표면적을 통해 방출되는 특성은 더욱 불리한 상황에 놓여있다. 그렇기 때문에 SHE로 인한 열적 신뢰성과 관련된 문제들을 고려하기 위해서는, FinFET과 GAAFET에서 발생하는 열에 대한 신중하고 주의 깊은 관리와 분석이 필요하다.본 논문에서는 TCAD 시뮬레이션을 활용하여 FinFET과 GAAFET에 대한 SHE를 분석하였다. 정전기적 시뮬레이션을 활용하여 SHE의 DC 특성을 평가하였고, 시간에 따른 과도 응답을 시뮬레이션 하여 SHE에 대한 AC 특성을 관찰하였다. 시뮬레이션의 결과로부터, 열 저항 (Thermal resistance, RTH), 열 캐패시턴스 (Thermal capacitance, CTH), 열 시상수 (Thermal time constant, TH)에 대한 파라미터들을 추출하였고 이러한 열 파라미터들을 모델링하여 소자의 구조 변수에 대한 열 특성 예측 모델을 구축하였다. TCAD 시뮬레이션을 통해 소자의 구조 변화에 따른 열 파라미터의 변화를 관측하였고, 이러한 결과들을 지도학습 데이터로서 활용하여 신경망 네트워크 환경을 훈련하였다. 또한, 구축된 열 특성 신경망 모델에 유전 알고리즘을 적용하여 소자의 열 특성을 최적화하고 소자의 구조가 어떠한 조건에서 열 특성의 최적화가 이루어지는지 확인하였다. 따라서, 본 논문에서는 FinFET과 GAAFET에서 발생하는 SHE의 영향을 최소화하기 위한 방법으로 신경망 학습을 통한 모델링과 유전 알고리즘의 적용을 통한 최적화 방법에 대해 기술한다.