학술논문
应用于频率合成器的宽分频比CMOS可编程分频器设计 / Design of Programmable Wide-band Frequency Divider for Frequency Synthesizer
Document Type
Academic Journal
Author
Source
现代电子技术 / MODERN ELECTRONICS TECHNIQUE. 34(4):162-165
Subject
Language
Chinese
ISSN
1004-373X
Abstract
提出一种应用于射频频率合成器的宽分频比可编程分频器设计.该分频器采用脉冲吞吐结构.可编程计数器和吞脉冲计数器都采用改进的CMOS源极耦合(SCL)逻辑结构的模拟电路实现.相对于采用数字电路实现降低了电路的噪声和减少了版图面积.同时,对可编程分频器中的检测和置数逻辑做了改进.提高分频器的工作频率及稳定性.最后,采用TSMC的0.13 μm CMOS工艺,利用Cadence Spectre工具进行仿真,在4.5 GHz频率下,该分频器可实现200～515的分频比,整个功耗不超过19 mW,版图面积为106μm×187 μm.