학술논문

	o	ㅋ	ㄱ	ㅅ	ㅈ	ㅌ	ㄷ	촉	ㄴ	ㅎ	ㅂ	ㅃ	ㅁ	야	ㄹ	와
ㅏ	あ a	ぁ	か ka	が ga	さ sa	ざ za	た ta	だ da		な na	は ha	ば ba	ぱ pa	ま ma	や ya	ゃ lya	ら ra	わ wa	ゎ lwa	ん n
l	い i	ぃ	き ki	ぎ gi	し si	じ zi	ち ti	ぢ di		に ni	ひ hi	び bi	ぴ pi	み mi			り ri
ㅜ	う u	ぅ	く ku	ぐ gu	す su	ず zu	つ tu	づ du	っ	ぬ nu	ふ hu	ぶ bu	ぷ pu	む mu	ゆ yu	ゅ lyu	る ru
ㅔ	え e	ぇ	け ke	げ ge	せ se	ぜ ze	て te	で de		ね ne	へ he	べ be	ぺ pe	め me			れ re
ㅗ	お o	ぉ	こ ko	ご go	そ so	ぞ zo	と to	ど do		の no	ほ ho	ぼ bo	ぽ po	も mo	よ yo	ょ lyo	ろ ro	を wo

	o	ㅋ	ㄱ	ㅅ	ㅈ	ㅌ	ㄷ	촉	ㄴ	ㅎ	ㅂ	ㅃ	ㅁ	야	ㄹ	와
ㅏ	ア a	ァ	カ ka	ガ ga	サ sa	ザ za	タ ta	ダ da		ナ na	ハ ha	バ ba	パ pa	マ ma	ヤ ya	ャ lya	ラ ra	ワ wa	ヮ lwa		ン n
l	イ i	ィ	キ ki	ギ gi	シ si	ジ zi	チ ti	ヂ di		ニ ni	ヒ hi	ビ bi	ピ pi	ミ mi			リ ri
ㅜ	ウ u	ゥ	ク ku	グ gu	ス su	ズ zu	ツ tu	ヅ du	ッ	ヌ nu	フ hu	ブ bu	プ pu	ム mu	ユ yu	ュ lyu	ル ru			ヴ vu
ㅔ	エ e	ェ	ケ ke	ゲ ge	セ se	ゼ ze	テ te	デ de		ネ ne	ヘ he	ベ be	ぺ pe	メ me			レ re
ㅗ	オ o	ォ	コ ko	ゴ go	ソ so	ゾ zo	ト to	ド do		ノ no	ホ ho	ボ bo	ポ po	モ mo	ヨ yo	ョ lyo	ロ ro	ヲ wo		ーー

독일어
ä	Ä	ö	Ö	ü	Ü	ß
프랑스어
á	à	Á	À	é	è	É	È	ç	Ç	ê
스페인어
à	á	Á	é	É	í	Í	Ó	ó	Ú	ú	Ñ	ñ	ä	Ä

발행년	- (예 : 2010-2015)

전체선택

High performance 32nm logic technology featuring 2nd generation high-k + metal gate transistors

Conference

Packan, P.; Akbar, S.; Armstrong, M.; Bergstrom, D.; Brazier, M.; Deshpande, H.; Dev, K.; Ding, G.; Ghani, T.; Golonzka, O.; Han, W.; He, J.; Heussner, R.; James, R.; Jopling, J.; Kenyon, C.; Lee, S-H.; Liu, M.; Lodha, S.; Mattis, B.; Murthy, A.; Neiberg, L.; Neirynck, J.; Pae, S.; Parker, C.; Pipes, L.; Sebastian, J.; Seiple, J.; Sell, B.; Sharma, A.; Sivakumar, S.; Song, B.; St. Amour, A.; Tone, K.; Troeger, T.; Weber, C.; Zhang, K.; Luo, Y.; Natarajan, S.

2009 IEEE International Electron Devices Meeting (IEDM) Electron Devices Meeting (IEDM), 2009 IEEE International. :1-4 Dec, 2009

Full Text (IEEE) Find it@PNU

A 32nm logic technology featuring 2nd-generation high-k + metal-gate transistors, enhanced channel strain and 0.171μm2 SRAM cell size in a 291Mb array

Conference

Natarajan, S.; Armstrong, M.; Bost, M.; Brain, R.; Brazier, M.; Chang, C.-H.; Chikarmane, V.; Childs, M.; Deshpande, H.; Dev, K.; Ding, G.; Ghani, T.; Golonzka, O.; Han, W.; He, J.; Heussner, R.; James, R.; Jin, I.; Kenyon, C.; Klopcic, S.; Lee, S.-H.; Liu, M.; Lodha, S.; McFadden, B.; Murthy, A.; Neiberg, L.; Neirynck, J.; Packan, P.; Pae, S.; Parker, C.; Pelto, C.; Pipes, L.; Sebastian, J.; Seiple, J.; Sell, B.; Sivakumar, S.; Song, B.; Tone, K.; Troeger, T.; Weber, C.; Yang, M.; Yeoh, A.; Zhang, K.

2008 IEEE International Electron Devices Meeting Electron Devices Meeting, 2008. IEDM 2008. IEEE International. :1-3 Dec, 2008

Full Text (IEEE) Find it@PNU

A 45nm Logic Technology with High-k+Metal Gate Transistors, Strained Silicon, 9 Cu Interconnect Layers, 193nm Dry Patterning, and 100% Pb-free Packaging

Conference

Mistry, K.; Allen, C.; Auth, C.; Beattie, B.; Bergstrom, D.; Bost, M.; Brazier, M.; Buehler, M.; Cappellani, A.; Chau, R.; Choi, C.-H.; Ding, G.; Fischer, K.; Ghani, T.; Grover, R.; Han, W.; Hanken, D.; Hattendorf, M.; He, J.; Hicks, J.; Huessner, R.; Ingerly, D.; Jain, P.; James, R.; Jong, L.; Joshi, S.; Kenyon, C.; Kuhn, K.; Lee, K.; Liu, H.; Maiz, J.; McIntyre, B.; Moon, P.; Neirynck, J.; Pae, S.; Parker, C.; Parsons, D.; Prasad, C.; Pipes, L.; Prince, M.; Ranade, P.; Reynolds, T.; Sandford, J.; Shifren, L.; Sebastian, J.; Seiple, J.; Simon, D.; Sivakumar, S.; Smith, P.; Thomas, C.; Troeger, T.; Vandervoorn, P.; Williams, S.; Zawadzki, K.

2007 IEEE International Electron Devices Meeting Electron Devices Meeting, 2007. IEDM 2007. IEEE International. :247-250 Dec, 2007

Full Text (IEEE) Find it@PNU

A 22nm high performance and low-power CMOS technology featuring fully-depleted tri-gate transistors, self-aligned contacts and high density MIM capacitors

Conference

Auth, C.; Allen, C.; Blattner, A.; Bergstrom, D.; Brazier, M.; Bost, M.; Buehler, M.; Chikarmane, V.; Ghani, T.; Glassman, T.; Grover, R.; Han, W.; Hanken, D.; Hattendorf, M.; Hentges, P.; Heussner, R.; Hicks, J.; Ingerly, D.; Jain, P.; Jaloviar, S.; James, R.; Jones, D.; Jopling, J.; Joshi, S.; Kenyon, C.; Liu, H.; McFadden, R.; McIntyre, B.; Neirynck, J.; Parker, C.; Pipes, L.; Post, I.; Pradhan, S.; Prince, M.; Ramey, S.; Reynolds, T.; Roesler, J.; Sandford, J.; Seiple, J.; Smith, P.; Thomas, C.; Towner, D.; Troeger, T.; Weber, C.; Yashar, P.; Zawadzki, K.; Mistry, K.

2012 Symposium on VLSI Technology (VLSIT) VLSI Technology (VLSIT), 2012 Symposium on. :131-132 Jun, 2012

Full Text (IEEE) Find it@PNU

Oxide-cluster nucleation, growth, and saturation on Si(001)-(2×1) surfaces: Atomic-scale measurements and models

Academic Journal

Seiple, J.; Ebner, C.; Pelz, J.

In: Physical Review B - Condensed Matter and Materials Physics. (Physical Review B - Condensed Matter and Materials Physics, 1996, 53(23):15432-15435)

Scopus Find it@PNU

Elevated temperature oxidation and etching of the Si(111) 7×7 surface observed with scanning tunneling microscopy.

Academic Journal

Seiple, J.; Pecquet, J.; Meng, Z.; Pelz, J. P.

Journal of Vacuum Science & Technology: Part A-Vacuums, Surfaces & Films; 1993, Vol. 11 Issue 4, p1649-1653, 5p

Web of Science JCR 저널정보 Scopus Find it@PNU

부산대학교 도서관

메일 발송